Comment voir ce que la norme JTAG 1149.1 ne peut pas faire
trait de séparation
Temps de lecture : 6 minutes
Dans un contexte où les interfaces haut débit deviennent la norme, les outils traditionnels de test doivent évoluer. Alors que la norme IEEE 1149.1 a longtemps été la référence pour le Boundary Scan, ses limites apparaissent dès que les interconnexions deviennent AC-couplées ou différentielles.
Pour accompagner ces évolutions, la norme IEEE 1149.6 étend les possibilités du Boundary Scan et permet enfin de tester efficacement les liaisons utilisées par des interfaces telles que PCIe, HDMI, DisplayPort ou USB 3.x.
En tant que fournisseur officiel de la solution XJTAG, ISIT accompagne ses clients dans la mise en œuvre de ces tests avancés, incluant la prise en charge complète d’IEEE 1149.6.
Pourquoi IEEE 1149.1 ne suffit plus
La norme IEEE 1149.1 repose sur la capacité à générer et mesurer des niveaux logiques stables.
Or, sur les technologies récentes :
Résultat : certaines fautes (pistes coupées, inversion des paires, problèmes d’impédance, court-circuits asymétriques…) deviennent invisibles via 1149.1.
Or, sur les technologies récentes :
- Les condensateurs de couplage bloquent les niveaux DC → impossible d’envoyer un « 0 » ou « 1 » fixe.
- Les paires différentielles nécessitent un contrôle et une détection coordonnée des deux lignes.
- Les interfaces haute vitesse ne transportent plus des niveaux logiques statiques, mais des transitions rapides.
Résultat : certaines fautes (pistes coupées, inversion des paires, problèmes d’impédance, court-circuits asymétriques…) deviennent invisibles via 1149.1.
IEEE 1149.6 : étendre le Boundary Scan aux interfaces modernes
La norme IEEE 1149.6 ne remplace pas 1149.1, elle vient l’étendre.
Elle ajoute :
De nouveaux types de cellules de test
De nouvelles instructions JTAG
Deux instructions complètent le EXTEST classique :
Grâce à elles, même une liaison entièrement AC-couplée devient testable.
Elle ajoute :
De nouveaux types de cellules de test
- Drivers capables d'envoyer des impulsions au lieu de niveaux stables.
- Récepteurs edge-sensitive, qui détectent des transitions plutôt que des tensions fixes.
- Traitement différentiel indépendant, permettant de tester chaque ligne d'une paire.
De nouvelles instructions JTAG
Deux instructions complètent le EXTEST classique :
- EXTEST_PULSE → envoie une impulsion unique pour traverser le réseau AC.
- EXTEST_TRAIN → envoie une séquence d’impulsions pour améliorer la robustesse sur longues distances ou gros condensateurs.
Grâce à elles, même une liaison entièrement AC-couplée devient testable.
Ce que cela change pour vos tests avec XJTAG
La prise en charge de la norme IEEE 1149.6 par XJTAG permet :
ISIT accompagne vos équipes pour intégrer correctement ces tests dès la phase Design For Test (DFT).
- Une meilleure couverture de test sur circuits modernes.
- L’identification de défauts impossibles à détecter avec 1149.1.
- Une intégration fluide :
→ les instructions 1149.6 coexistent avec celles de 1149.1
→ XJTAG génère automatiquement les patterns adaptés.
ISIT accompagne vos équipes pour intégrer correctement ces tests dès la phase Design For Test (DFT).
Recommandations DFT : préparer vos designs pour 1149.6
Pour maximiser la couverture de test via XJTAG :
ISIT peut analyser votre schéma et proposer un audit DFT ciblé pour garantir une couverture optimale.
- Vérifiez la présence des condensateurs de couplage sur les paires concernées.
- Prévoyez des points de test accessibles pour les signaux non-JTAG associés.
- Identifiez en amont les circuits compatibles 1149.6 sur votre BOM.
- Optimisez la topologie des paires différentielles pour faciliter les tests de continuité.
ISIT peut analyser votre schéma et proposer un audit DFT ciblé pour garantir une couverture optimale.
IEEE 1149.6 apporte une réponse essentielle aux limites du boundary scan traditionnel.
Grâce à ses impulsions de test et ses récepteurs edge-sensitive, elle ouvre enfin la voie au test structurel des liaisons AC-couplées et différentielles, devenues omniprésentes dans les architectures électroniques modernes.
En tant que fournisseur de XJTAG, ISIT vous aide à tirer pleinement parti de cette extension, à intégrer les recommandations DFT associées et à améliorer significativement la couverture et la fiabilité de vos tests.
Grâce à ses impulsions de test et ses récepteurs edge-sensitive, elle ouvre enfin la voie au test structurel des liaisons AC-couplées et différentielles, devenues omniprésentes dans les architectures électroniques modernes.
En tant que fournisseur de XJTAG, ISIT vous aide à tirer pleinement parti de cette extension, à intégrer les recommandations DFT associées et à améliorer significativement la couverture et la fiabilité de vos tests.
Ces articles peuvent vous intéresser
Qu'est-ce que le JTAG ?
White Paper : La technologie JTAG est aujourd’hui bien connue des ingénieurs car les processeurs modernes utilisent majoritairement le JTAG pour donner accès à leurs fonctions intégrées de débogage, et tous les FPGA et CPLD l’utilisent pour leur programmation.
Pourquoi utiliser la technologie Boundary Scan (JTAG) pour le développement de tests de vos cartes électroniques?
Vous êtes probablement familiers avec le JTAG, pour le debug/émulation de processeurs et/ou pour la programmation de FPGAs/CPLDs mais savez-vous que cette technologie, également connue sous le nom Boundary Scan, a été conçue pour faciliter et automatiser le test des cartes électroniques.
Le test JTAG améliorera-t-il la testabilité de vos cartes électroniques ?
Les méthodes traditionnelles de test et de débogage de cartes électroniques ne répondent pas toujours complétement aux attentes des sociétés qui souhaiteraient disposer d’un système de test adapté aussi bien à la mise au point des prototypes qu’aux tests de cartes en production.