WS_XJTAG_Avril2018_Lyon
ISIT
« Apprenez comment utiliser la méthode d’analyse et de test Boundary Scan (JTAG) pour améliorer la conception de cartes électroniques et le diagnostic de défauts de montage. Grâce à une approche de testabilité dès la CAO et la phase de prototypage, vous découvrirez comment augmenter la couverture de test des cartes, en particulier sur les circuits complexes équipés de boîtiers BGA. »
Cet atelier d’un jour, qui vise à introduire le test Boundary Scan (JTAG) à l’aide d’exemples pratiques avec une carte de démonstration, s’adresse à toute personne active dans les domaines de la conception, du développement, du test ou de la fabrication de produits électroniques.
Animé en Anglais par un ingénieur d’application terrain très expérimenté, cet atelier ne nécessite aucune connaissance préalable de JTAG n’est nécessaire. Par contre, chaque participant doit venir avec son PC pour pouvoir manipuler.
Cet atelier d’un jour, qui vise à introduire le test Boundary Scan (JTAG) à l’aide d’exemples pratiques avec une carte de démonstration, s’adresse à toute personne active dans les domaines de la conception, du développement, du test ou de la fabrication de produits électroniques.
Animé en Anglais par un ingénieur d’application terrain très expérimenté, cet atelier ne nécessite aucune connaissance préalable de JTAG n’est nécessaire. Par contre, chaque participant doit venir avec son PC pour pouvoir manipuler.
Introduction à JTAG – Concepts, Outils & Conception en Vue du Test (DFT)
• Introduction aux normes IEEE 1149.x (Boundary Scan JTAG)
• Comment communiquer avec la chaîne JTAG
• Outils pour tester des composants aptes JTAG, p.ex. FPGA et BGA
• Introduction générale au test de circuits en utilisant la chaîne JTAG
• Trucs et astuces pour la réalisation de schémas conformes JTAG
• Recherche d’erreurs pendant le Test de Connexion JTAG
• Test de composants non-JTAG (tels que mémoires ou composants Flash) en utilisant Boundary Scan
• Tests de modules électroniques pendant la fabrication
