Design & Test Guidelines
trait de séparation
Les recommandations proposées dans ce livre blanc fournissent des suggestions pour améliorer la testabilité des circuits en utilisant XJTAG. Ces lignes directrices ne doivent pas être considérées comme un ensemble de règles. Les avantages potentiels en termes de testabilité doivent être considérés avec toutes les autres implications qu'ils peuvent avoir (par exemple, fonctionnalité, coût de l'appareil et surface de la carte).
Il est supposé que les lecteurs de ce document ont une connaissance minimale des normes IEEE 1149.1 et 1149.6.
Dans ce document, le terme « 1149.x » fait référence aux normes de balayage des limites IEEE 1149.x (JTAG), les « dispositifs JTAG » désignent les composants qui implémentent le balayage des limites JTAG et sont entièrement conformes à ces normes, tandis que les « dispositifs non JTAG » sont ceux qui n'implémentent pas le balayage des limites JTAG.
